• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    圖案化基板的一種方法。犧牲膜形成於基板上且圖案建立於其內。第一間隔層保形沉積於圖案化犧牲膜上，接著第一間隔層的至少一水平部份被移除，同時留下第一間隔層的垂直部份。第二間隔層保形沉積於圖案化犧牲膜和第一間隔層的留存部份上。然後，第二間隔層的至少一水平部份被移除，同時留下第二間隔層的垂直部份。第一和第二間隔層的保形沉積可選地重複一或更多次。可選地重複第一層的保形沉積。然後，第一間隔層或第二間隔層之一被移除，同時實質上留下第一和第二間隔層之一的留存者的垂直部份。
    公开号:TW201320170A
    申请号:TW101135636
    申请日:2012-09-27
    公开日:2013-05-16
    发明作者:David L O'meara；Aelan Mosden
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    由交替之原子層沉積製程形成之多層圖案
    本發明係關於於基板上圖案化薄膜之方法，特別係關於使用犧牲膜和保形沉積以於基板上圖案化薄膜之方法。
    在材料製程方法中，圖案化蝕刻包含塗佈光敏材料(如光阻)之薄層到基板的上表面，而該基板接著將被圖案化以配置一遮罩，該遮罩係用於在蝕刻期間轉印此圖案至下方的薄膜。光敏材料的圖案化通常包含使用(例如)光微影敏感系統，來透過標線片(和相關光學元件)而曝露光敏材料至輻射源，以及使用顯影溶劑來移除光敏材料的被輻射區(如正光阻之情形)或非輻射區(如負光阻之情形)。此外，此光罩層可包含複數次層。光微影法在尺度上受限於用以和光阻反應的光或電磁輻射的波長、以及應用該光波長的對應光學元件。
    近來，雙圖案化技術已被應用來迎合漸高漲之製造較小特徵之需求。雙圖案化有兩種主要方法：(1)側壁或間隔物製程和(2)雙微影製程。在間隔物製程中，該間隔物被用來當作最終遮罩以建立最終圖案於薄膜。該間隔物產生於複數層遮罩，其中該遮罩層可包含光敏材料，如上述之光阻。
    然而，習知方法並未產出所欲的高型(high-profile)特徵。是故需要新方法以於基板上形成超薄凸起特徵和/或於基板中形成的超薄特徵。
    本發明提出方法以形成超薄凸起特徵於基板上和/或形成於基板的超薄特徵。該方法提出特徵形成方法，其中所形成特徵係小於用於硬遮罩特徵及特徵間隔之習知光微影技術的特徵，此係因兩者尺度皆是由各別間隔的厚度所界定。就此而言，及根據本發明之一實施例，圖案化基板之方法包含形成犧牲膜於基板上和於其中建立圖案。第一間隔層保形沉積在圖案化犧牲膜上，以及接著該第一間隔層的至少一水平部份被移除，且留下第一間隔層的垂直部份。第二間隔層保形沉積在圖案化犧牲膜及第一間隔層的留存部份上。接著該第二間隔層的至少一水平部份被移除，且留下第二間隔層的垂直部份。第一及第二間隔層的保形沉積可選地重複一或更多次。可選地重複第一層的保形沉積。然後，將第一間隔層或第二間隔層其中之一移除，且實質上留下第一和第二間隔層所留存者的垂直部份。
    根據本發明之另一實施例，圖案化基板的方法包含形成犧牲膜於基板上和於其中建立圖案。第一間隔層保形沉積在圖案化犧牲膜上，然後第一間隔層的至少一水平部份被移除，且留下第一間隔層的垂直部份。將犧牲膜不被第一間隔層之移除部份所覆蓋的那些部份移除。第二間隔層保形沉積在圖案化犧牲膜及第一間隔層的留存部份上。第二間隔層的至少一水平部份被移除，且留下第二間隔層的垂直部份。第三間隔層保形沉積在圖案化犧牲膜及第一和第二犧牲膜的留存部份上。接著第三間隔層的至少一水平部份被移除，且留下第三間隔層的垂直部份。第二及第三間隔層的保形沉積可選地重複一或更多次。可選地重複第二間隔層的保形沉積。然後，不被第二間隔層覆蓋的第一和第三間隔層將被移除。
    又另一本發明之實施例係針對圖案化基板的方法，其包含形成犧牲膜於基板上和於其中建立圖案。第一間隔層保形沉積在圖案化犧牲膜上，然後第一間隔層的至少一水平部份被移除，且留下第一間隔層的垂直部份。第二間隔層保形沉積在圖案化犧牲膜及第一間隔層的留存部份上。第二間隔層的至少一水平部份接著被移除，且留下第二間隔層的垂直部份。第一及第二間隔層的保形沉積可選地重複一或更多次。可選地重複第一間隔層的保形沉積。將犧牲膜移除，且亦將第一間隔層或第二間隔層其中之一移除。將磊晶層選擇性形成在基板上，且將第一和第二間隔層所留存者移除，以形成至少一特徵於該磊晶層。
    現在回到圖示，特別是圖1和2A，描述方法10，其在形成在基板上的薄膜中圖案化一結構來製造裝置11。在15中，這就是一包含薄膜堆疊12的微影結構形成於基板14上。該膜堆疊12包含形成於基板14上的薄膜16、形成於薄膜16上的犧牲膜18、和形成於犧牲膜18上的光阻層20。
    該薄膜16可包含導電層、不導電層、或半導電層。例如，該薄膜16可包含至少一包含含矽材料(如多晶矽、二氧化矽、氮化矽、碳化矽、或氮氧化矽等)之材料層。薄膜16可包含低介電常數(即low-k)或超低介電常數(即ultra-low-k)之介電層，其具有低於SiO2之介電常數(約為4，如熱二氧化矽之介電常數範圍係約3.8至約3.9)的名義介電常數值。更具體地來說，薄膜16可有介電常數範圍從約1.6至約3.7。
    這些介電層可包含有機、無機、或無機有機混成材料至少其中之一。此外，這些介電層可為孔洞狀、或非孔洞狀。例如，這些介電層可包含無機矽酸鹽基材料(如摻雜碳的氧化矽(或有機矽氧烷))，其利用化學蒸氣沉積法(CVD)來沉積。如此薄膜之例包含市售之黑鑽石(BLACK DIAMOND)CVD有機矽酸鹽玻璃(OSG)薄膜或市售之珊瑚(CORAL)CVD薄膜，前者來自Applied Materials,Inc.(Santa Clara,CA)，後者來自Novellus Systems,Inc.(San Jose,CA)。或者是，這些介電層可包含由單相所構成之孔洞無機有機混成薄膜，如具有在固化及沉積製程期間阻礙薄膜16的全緻密化以形成孔隙或孔洞的具CH3鍵之矽氧基基體。又或者是，這些介電層可包含由至少兩相所構成之有孔洞的無機有機混成薄膜，如具有在固化製程期間分解或蒸發的有機材料〔如致孔劑〕之孔洞的摻雜碳之矽氧基基體。
    另外或者是，這些介電層可包含無機矽酸鹽基材料(如氫倍半矽氧烷(「HSQ」)或甲基倍半矽氧烷(「MSQ」))，其用塗旋介電法(SOD)來沉積。如此薄膜之例包含市售來自Dow Corning(Midland,MI)之FOX HSQ、市售同樣來自Dow Corning之XLK有孔洞HSQ、和市售來自JSR Microelectronics(Sunnyvale,CA)之JSR LKD-5109。另外或者是，這些介電層可包含使用SOD技術沉積的有機材料。如此薄膜之例包含市售來自Dow Chemical的SILK-I、SILK-J、SILK-H、SILK-D、和有孔洞SILK半導體介電樹脂、以及市售來自Honeywell(Morristown,NJ)的GX-3、和GX-3P半導體介電樹脂。
    薄膜16可用蒸氣沉積技術來形成，如CVD、電漿增強CVD(PECVD)、原子層沉積(ALD)、電漿增強ALD(PEALD)、物理蒸氣沉積(PVD)、或離子化PVD(iPVD)，或以旋塗技術來形成，如市售來自Tokyo Electron Limited(TEL)(Minato-ku,Tokyo)的Clean Track ACT 8 SOD(旋塗介電)、ACT 12 SOD、和Lithius塗佈系統所提供者。該Clean Track ACT 8(200毫米)、ACT 12(300毫米)、和Lithius塗佈系統提供SOD材料的塗佈、烘烤、固化設備。該軌道系統可用來處理不同尺寸的基板，包含直徑100毫米、200毫米、300毫米、和更大的基板。其他形成薄膜於基板上的系統和方法已為熟習旋塗和蒸氣沉積兩者技術者所熟知。
    形成在薄膜16上的犧牲膜18可包含抗反射塗(ARC)層(如底ARC(「BARC」))，以及可選地包含不在此具體地顯示的額外層。ARC層有抗反射性質，其適合用來作抗反射塗層且在光阻移除步驟期間不會劣化。光阻移除期間對劣化的抗性允許使用標準電漿灰化製程，來選擇性移除光阻同時保留犧牲結構的完整。
    在某些實施例中，犧牲膜18可包含含矽ARC層，其能藉提供足夠機械性質以承受圖案化製程、ARC層結構上的保形沉積、和後續的移除製程，得以雙圖案化薄膜。該犧牲膜18可更可選擇地包含硬遮罩層或平坦層，如置於薄膜16和ARC層間的有機平坦層(OPL)。在某些實施例中，該犧牲膜18可包含多晶矽、氮化矽、或氧化矽。
    此外，根據本發明的另一實施例，蝕刻時，該ARC層有機械性質足以承受和第一間隔層22的沉積有關之應力。例如，上述之含矽ARC材料強度通常大於標準有機ARC材料，且可提供光阻和ARC層間較好的選擇性。因此，該含矽ARC材料較能承受剝除/灰化電漿和間隔層之沉積期間引發的壓力，故得較好的輪廓控制。適合用於ARC層的材料包含，例如市售來自Dow Corning、Brewer Science,Inc.、JSR Corp.、Rohm and Haas、和Shin Etsu Chemical Co.,Ltd.的含矽抗反射塗料。
    或者是，犧牲膜18可包含複數層排列，該排列包含一或更多矽化合物和一或更多有抗反射性質的材料(如非晶碳)。矽化合物增益複數犧牲膜的強度和選擇性。
    藉使用塗佈/顯影系統的濕式圖案化製程，可塗佈和選擇性移除犧牲膜18(儘管該實施例並不限定於此)。例如，在另一實施例中，藉包含結合乾式蝕刻設備的塗佈/顯影系統之乾式圖案化製程，可塗佈和選擇性移除犧牲膜18。在一實施例中，犧牲膜18的厚度可在約50奈米和約100奈米間。在另一實施例中，犧牲膜18的厚度可在約20奈米和約50奈米間。在一替代實施例中，犧牲膜18的厚度可在約100奈米和約300奈米間。
    仍參照圖2A，光阻層20可包含248奈米光阻、193奈米光阻、157奈米光阻、或EUV(極端紫外光)光阻。可用軌道系統(如上述者)來形成該光阻層20。其他形成光阻層20於基板14上的系統和方法已為熟習旋塗光阻技術者所熟知。光阻層20的塗佈可包含任何或全部熟習製備此薄膜者所熟知的製程，其包含但並不限定於在塗佈製程前執行清理製程、在塗佈製程後執行後塗佈烘烤(PAB)等。
    可包含可選的硬遮罩層(未顯示)，其包含矽氧化物(SiOx)、矽氮化物(SiNx)、矽碳化物(SiCx)、矽氧氮化物(SiOxNy)、矽碳氮化物(SiCxNy)、或非晶碳、或任何其二或更多的組合。這些材料可用CVD製程來沉積。
    可選的平坦層(未顯示)可包含OPL，該OPL由光敏有機聚合物或蝕刻型有機化合物所構成，但並不限定於此。例如，光敏有機聚合物可為聚丙烯脂酸樹脂、環氧樹脂、酚樹脂、聚醯胺樹脂、聚醯亞胺樹脂、未飽和聚酯樹酯、聯苯醚樹脂、對聚苯硫樹脂、或苯環丁烯(BCB)。這些材料可用旋塗技術來形成。
    仍參照圖1和圖2A，在24中，使用標準光微影成像技術(為具通常技藝者所知)來建立像圖案於光阻層20。例如，該光阻層20可在乾式或濕式光微影系統(未顯示)中，透過標線片而曝露在電磁輻射下，以用任何適合的習知步進微影系統、或掃瞄微影系統來建立圖案之影像。例如，光微影系統可為來自ASML Netherlands B.V.(Veldhoven,The Netherlands)、或Canon USA,Inc.,Semiconductor Equipment Division(San Jose,CA)所售者。該光阻層20接著於顯影系統(如上述之軌道系統)內使用顯影溶劑來顯影而形成影像圖案，移除成像(輻射過的)部份。光阻層20的顯影可包含任何或全部熟習製備此層者所熟知的製程，其包含但並不限定於在顯影製程前執行後曝光烘烤(PEB)、在顯影製程後執行後硬烘烤等。
    隨光阻層20顯影後，現參照圖1和2B，在26中，顯影於光阻層20的影像圖案用蝕刻或剝除製程，被轉印至下方的犧牲膜18，此處為ARC層。蝕刻製程可包含為該領域通常技術者所知的濕式或乾式蝕刻製程的任何組合。乾式蝕刻製程可包含乾式電漿蝕刻製程、或乾式非電漿蝕刻製程、或其組合。例如，氟碳化學物或含鹵化學物可用於蝕刻犧牲膜18。此外，例如，CxFy基製程化學物、或CxFyHz基製程化學物、或其兩者可用於蝕刻犧牲膜18。更加具體地來說，根據一實施例，CH2F2和CHF3可用於蝕刻含矽犧牲膜18，另外，SF6基化學物可用於蝕刻犧牲膜18。
    同樣在26，將光阻層20自犧牲膜18移除，如圖2C所示。若果需要，在28中，可用蝕刻製程來修整犧牲膜18。例如，電漿氧或氟碳化學物可用來修整該犧牲膜18，至接近複數層圖案之最終節距的寬度。
    若有需要，第二犧牲膜(未顯示)可形成於蝕刻後的第一犧牲膜上。在該階段中，若30中的判定為「是」：要沉積第二犧牲膜，該製程則回到上述製程15、24、26、和28。第二犧牲膜可包含和第一犧牲膜相同之材料和相同之沉積法，或在材料和/或方法上有所不同。若不要第二犧牲膜(即判定為「否」)，則繼續方法10。
    現參照圖1和2D，在42中，第一間隔層40保形形成在犧牲膜18上。保形沉積第一間隔層40的技術可包含單層沉積(「MLD」)法。該MLD法可包含(例如)ALD法，其係基於反應性前驅體分子的飽和單層藉化學吸附之形成原理。形成AB膜的典型MLD製程(例如)由注入第一前驅物或反應物A(「RA」)一段時間所構組成，在該段時間中，使A的飽和單層形成在基板上。然後，使用惰性氣體Gi自腔清除RA。第二前驅物或反應物B(「RB」)接著亦注入腔一段時間，以結合A和B及形成層AB於基板上。自腔清除RB。這製程(引進前驅物或反應物、清除反應器、引進另一或相同前驅物或反應物、和清除該反應器)可重複數次以達所欲厚度的AB膜。每次ALD循環所沉積的AB膜的厚度範圍可從約0.5埃至約2.5埃。在某些實施例中，第一間隔層40可包含二氧化矽、氮化矽、或高K材料(如二氧化鉿、鉿矽酸鹽、二氧化鋯等)。
    在某些實施例中，形成AB膜時的MLD製程可包含注入含ABC之前驅物，其在第一步驟中被吸附至基板上，然後在第二步驟期間則移除C。
    根據本發明之一實施例，第一間隔層40可包含在ALD系統44中以ALD沉積製程來沉積的二氧化矽，ALD系統的一個例子則顯示於圖3，該ALD系統包含具有用來支持基板14於上的基板座48之製程腔46。該製程腔46更包含耦合至第一製程材料供應系統52的上組件50(例如噴淋頭)、第二製程材料供應系統54、清除氣體供應系統56、和一或更多輔助氣體供應系統58(其可包含含氧氣體、含氮氣體、或其他沉積所欲間隔層材料所需者)、和基板溫度控制系統60。
    或者是，或額外地，控制器62可被耦合至一或更多額外控制器/電腦(未顯示)，該控制器62可自該額外控制器/電腦獲得設定和/或設置資訊。該控制器62可用來設置任何數目的製程元件52、54、56、58、60，以及自該等製程元件收集、提供、處理、儲存、和/或顯示資料。控制器62可包含數個應用軟體以控制一或更多製程元件52、54、56、58、60，以及可(若有需要)包含圖形使用者介面(GUI，未顯示)，其可提供使用者易於使用的介面來監控和/或控制一或更多製程元件52、54、56、58、60。
    製程腔46更透過導管70而連接至壓力控制系統64(其含真空幫浦系統66和閥68)，其中該壓力控制系統64被設置來可控制地抽空製程腔至適合形成第一間隔層40(圖2D)和適合使用第一及第二製程材料的壓力。真空幫浦系統66可包含幫浦速率可高達約5000公升每秒(和更大)的渦輪分子真空幫浦(TMP)或低溫幫浦，且閥68可包含節流腔壓力的閘閥。此外，監控腔製程的裝置(未顯示)可被連接至製程腔46，其可包含(例如)市售自MKS Instruments,Inc.(Andover,MA)的628B型Baratron絕對電容式壓力計。壓力控制系統64可(例如)被設置來在ALD製程期間將製程腔壓力控制於約0.1托和約100托間。
    第一及第二材料供應系統52、54、清除氣體供應系統56、和各個一或更多輔助氣體供應系統58可包含一或更多壓力控制裝置、一或更多流量控制裝置、一或更多濾器、一或更多閥、和/或一或更多流量感應器。該流量控制裝置可包含氣動驅動閥、機電(螺線管形)閥、和/或高速脈動氣體注入閥。根據本發明之一實施例，氣體可被循序地及交替地脈動輸入至製程腔46，其中各個氣體脈動長度可為(例如)介在約0.1秒和約100秒間。或者是，各個氣體脈動長度可介在約1秒和約10秒間。含氧及和含氮的例示氣體脈動長度可介在約0.3秒和約3秒間，例如約1秒。例示清除氣體脈動可介在約1秒和約20秒間，例如約3秒。一例示脈動氣體注入系統被詳加描述於待審理美國專利申請案第10/569592號，其公開為於美國專利公開案第2004/0123803號。
    仍參照圖3，控制器62可包含微處理器、記憶體、和數位I/O埠，其可產生控制電壓，該電壓足以通訊和啟動至ALD系統44之輸入端以及監控來自ALD系統44的輸出端。此外，控制器62可被連接至製程腔46、基板座48、上組件50、製程元件52、54、56、58、基板溫度控制器60、和壓力控制系統64，並與其交換資訊。例如，儲存於控制器62記憶體之中的程式根據製程配方可被用來啟動至上述ALD系統44的構件的輸入端以執行沉積製程。控制器62的一例是市售來自Dell Corp.(Austin,Texas)的DELL PRECISION WORKSTATION 610TM。
    然而，控制器62可實施成通用電腦系統，該電腦系統回應執行含於記憶體中的一或更多指令的一或更多序列之處理器而執行全部或部份本發明之基於微處理器的製程步驟。此等指令可自另一電腦可讀取媒體(如硬碟或可攜式媒體驅動器)讀入控制器記憶體。複數製程裝置內的一或更多處理器可被用來當作控制器微處理器，以執行含於主記憶體中的指令序列。在替代實施例中，硬佈線電路可代替軟體指令或與之結合。因此，實施例並不限於硬體電路和軟體的任何具體結合。
    控制器62包含至少一電腦可讀取媒體或記憶體(如控制器記憶體)，以儲存根據本發明教示而程式化之指令，以及容納可能為實施本發明所須之資料結構、表、記錄、或其他資料等。電腦可讀取媒體之例可為硬碟、軟磁碟、磁帶、磁光碟、PROM(EPROM、EEPROM、flash EPROM)、DRAM、SRAM、SDRAM、或任何其他磁性媒體、光碟(如CD-ROM)、或任何其他光學媒體、打孔卡、紙帶、或其他具孔洞圖案的物理媒體、載波(敘述於下)、或任何其他電腦可讀取之媒體。
    軟體常駐於電腦可讀取媒體其中任一或其組合，以驅動實施本發明之一個以上裝置，和/或使控制器62可與人類使用者互動。此軟體可包含，但不限於：裝置驅動器、作業系統、開發工具、和應用軟體。此電腦可讀取媒體更包含本發明之電腦程式產品，其執行所有或部份(若處理係分散式的)為實施本發明所執行的處理。
    電腦碼裝置可為任何可解譯的或可執行碼機構，包含但不限於：腳本、可解譯程式、動態鏈接程式集(DLL)、JAVA類、及完整可執行程式。此外，部份本發明之處理可被分散以求更優效能、可靠度、和/或成本。
    術語「電腦可讀取媒體」，在此用來指參與提供指令予控制器62之處理器來執行的任何媒體。因此，電腦可讀取媒體可有許多型式，包含但不限於：非揮發媒體、揮發媒體、和傳輸媒體。非揮發媒體包含例如：光碟、磁碟、磁光碟(如硬碟或可攜式媒體驅動器)。揮發媒體包含動態記憶體，如主記憶體。此外，各種型式的電腦可讀取媒體的可被包含於將一或更多序列的一或更多指令實行至控制器62的處理器的來進行執行。例如，指令初始可裝載於遠端電腦的磁碟。該遠端電腦可將實施全部或部份本發明之指令遠端載入動態記憶體，以及透過網路傳送指令到控制器62。
    控制器62可位在相對ALD系統44附近之處，或者其也可位在相對ALD系統44偏遠之處。例如，控制器62可使用直接連接、網內網路、網際網路、或無線連接至少其中之一而與ALD系統44交換資料。控制器62可被連接至於如顧客站(即裝置製造者等)的網內網路，或其可被連接至於如供應者站(即設備製造者等)的網內網路。此外，例如，控制器62可被連接至網際網路。另外，另一電腦(即控制器、伺服器等)可藉直接連接、網內網路、網際網路至少其中之一而存取(如)控制器62以交換資料。另外熟習此技術者應理解：控制器62可透過無線連接和沉積系統44交換資料。
    回到圖2D，亦參照圖3，沉積第一間隔層40(特別是二氧化矽間隔層)之步驟，可用循序和交替之脈動順序來進行，以沉積第一間隔層材料的不同成份(例如在此則為矽和氧)。因為ALD製程在每次氣體脈動通常沉積小於該成份單層之成份，故使用該膜不同成份的分開沉積順序則可能形成均質的材料。各個氣體脈動可包含各別清除或抽空步驟以自製程腔46移除未反應氣體或副產物。根據本發明的其他實施例，一或更多清除或抽空步驟可被省略。
    因此，如一例示實施例，具有處理後犧牲膜18的基板14被置於ALD系統44的製程腔46內，且循序曝露至含矽氣體脈動和含氧氣體脈動，後者可包含O2、H2O、H2O2、臭氧、電漿激發氧(如PEALD系統所用者)、或其組合、以及可選的惰性氣體，如氬(Ar)。
    矽可在犧牲膜18的表面上反應而形成小於單層之厚度的化學吸附層。來自含氧氣體的氣體脈動的氧接著可和化學吸附表面層反應。藉重複此循序的氣體曝露(即交替兩種曝露複數次)，則可能達到每循環約1埃(10-10公尺)的逐層成長，直到達成所欲之厚度。
    仍參照圖2D，亦參照圖2E，隨著第一間隔層沉積完成，部份間隔蝕刻製程可用來移除沉積後第一間隔層40的一或更多水平表面。更加具體地來說，如圖2E所顯示，沉積在犧牲膜18的水平表面76上和薄膜16的水平表面78上的第一間隔層材料被移除(如藉助蝕刻製程)，同時實質上留下第一間隔層40的垂直部份。該移除製程可包含乾式電漿蝕刻、乾式非電漿蝕刻、或其組合。更加具體地來說，可用氟碳化學物、或氟氫碳化學物、或其兩者來蝕刻第一間隔層40。或者是，如以下所詳述，只有沉積在犧牲膜18的水平表面76上的第一間隔層材料被移除(如藉助平坦技術)。第一間隔層40的垂直部份可有深寬比範圍從約1到約100。該深寬比取決於所用之材料和所製造的裝置型式。
    在82中，如圖2F和2G所描繪，第二間隔層80的蝕刻和保形沉積可接著用上述方法進行，亦可(例如)包含氮化矽材料。更加具體地來說，循序和交替脈動順序可用來沉積第二間隔層材料的不同成份(例如在此則為矽和氮)。循序和交替沉積將持續直到達成所欲之厚度。然後，部份間隔蝕刻製程可用來移除沉積後第一間隔層40的一或更多水平表面，同時實質上留下第二間隔層80的垂直部份。此即如圖2G所顯示的，沉積在犧牲膜18的水平表面76上和薄膜16的水平表面78上的第二間隔層材料被移除(如藉助蝕刻製程)。或者是，如以下所詳述，只有沉積在犧牲膜18的水平表面76上的第二間隔層材料被移除。第二間隔層80的垂直部份可有深寬比範圍從約1到約100。在某些實施例中，該第二間隔層80可包含二氧化矽、氮化矽、或高K材料(如氧化鉿、鉿矽酸鹽、和氧化鋯等)。
    若有需要，在可選的84中，可以沉積及蝕刻第一或第三間隔層40、83，其方法相近於第一和第二間隔層40、80所用者，且顯示於圖4A及4B。
    現在到圖2H，同時繼續參照圖1，方法10可重複一或更多次直到所欲數目的間隔層形成在犧牲膜18上。如其所顯示，若86中的判定是間隔層形成還未完成，則方法10可以(1)可選地回到循序地及保形地沉積額外第一及第二間隔層40、80(在42及82中)，以及沉積或者不沉積額外的第一或第三間隔層40、83(在84中)；或(2)可選擇地，如模型所顯示，回到保形地沉積額外的第二間隔層80(在82中)，以及沉積或者不沉積額外的第一及第三間隔層40、83(在84中)。一旦86的判定為「是」，即層形成已經完成，則繼續方法10。
    就此而言，現在參照圖1和2I，犧牲膜18不被間隔層材料所蓋的那些部份，在88中被移除(如藉助蝕刻製程)。例如，該蝕刻製程可包含濕式或乾式蝕刻製程的任何組合，如具該領域通常知識者所知者。該乾式蝕刻製程可包含乾式電漿蝕刻製程、乾式非電漿蝕刻製程、或其組合。例如，可用氟碳化學物或含鹵化學物來蝕刻殘留犧牲膜材料。此外，例如，可以使用CxFy基製程化學物、或CxFyHz基化學物、或其二者。另外，例如，CH2F2和CHF3可以用來蝕刻殘留犧牲膜材料。還有，SF6基化學物可用來蝕刻殘留犧牲膜材料。
    在犧牲膜18被移除，以及間隔層40、80的垂直部份留存的狀況下，第一或第二間隔層40、80在90中被移除，以及第三間隔層83(若有的話)在92中被移除。更加具體地來說，取決於特定所欲圖案結構，第一和第二間隔層40、80其中一者、和可選的第三間隔層83(若合適)，可用如蝕刻來移除。例如，如圖2J所顯示，第一間隔層40被移除但第二間隔層材料留存。因此，該第二間隔層材料可包含抵抗蝕刻的硬遮罩材料。儘管未顯示，吾人應了解相反的狀況亦可適用，亦即第一間隔層材料可包含硬遮罩材料且第二間隔層80被移除。
    第一間隔層40的移除可根據在此描述的多種蝕刻方法或其他移除方法來進行，其為具該領域通常知識者所知。
    隨著形成圖案結構的完成，即只有第二間隔層80的垂直部份留存，若有需要，則可在94中更進一步處理裝置11。在本發明的一個例示實施例中，如圖2K所顯示，第二間隔層80的垂直部份可用作遮罩，以轉印影像圖案到至少一部份的下方層。特別是，可以蝕刻薄膜16和基板14(若有需要)。然後可接著進行額外的或替代的製程。
    現在到圖5和6A-6E，描述根據本發明之另一實施例的方法100。儘管未特別顯示，吾人應了解方法100(如圖5流程表所示意描繪)可從前述方法10(圖1)開始進行，更加具體地來說，可接續自30中判定不需第二犧牲膜，且以方塊A所指示處。就此而言，110中，第一間隔層102可形成在位於薄膜106和基板108上的經成像的犧牲膜104上。藉CVD製程、PECVD製程、ALD製程、PEALD製程、或更一般之單層沉積製程，可以形成第一間隔層102。根據本發明此一特定實施例，儘管不是必要的，但第一間隔層102通常形成到其厚度大於第一間隔層40(圖2D)的厚度。第一間隔層102之厚度範圍可從約1 nm到約50 nm。
    隨著第一間隔層沉積的完成，在112中，可以蝕刻第一間隔層102的一或更多水平表面。例如，如圖6B所顯示，僅從犧牲膜104的水平表面114移除第一間隔層102的水平部份(例如藉助平坦化方法)，同時留下第一間隔層102的垂直部份和第一間隔層104的水平部份，其鄰接薄膜106的水平表面116，或在水平表面116的上方。或者是，如圖7A所顯示，自犧牲膜104和薄膜106的水平表面114、116移除第一間隔層102的水平部份(如藉助蝕刻製程)，同時實質上留下第一間隔層102的垂直部份。
    在任何情況中，方法100接著進行118而移除犧牲膜104，如根據前述之方法及如圖6C所顯示。隨著犧牲膜104的移除，在122中第二間隔層120可保形形成(如藉MLD製程)，且接著如上所詳述進行蝕刻以移除水平部份。然後接著在124中，藉保形沉積第一間隔層102的第二層，蝕刻第二間隔層120，以及接著如圖6D和7B所示蝕刻掉該水平部份。若有需要，在可選的126中，可形成第二或第三間隔層120、83(圖4A)。方法100可重複一或更多次直到形成所欲數目的間隔層。如其所顯示，若128中的判定是間隔層形成還未完成，則方法100可以(1)可選性地回到循續地及保形地沉積額外的第二及第一間隔層120、102(在122及124中)，以及沉積或者不沉積額外的第二或第三間隔層120、83(圖4A)(在126中)；或(2)可選地，如模型所顯示，回到保形沉積額外的第一間隔層102(在124中)，以及沉積或者不沉積額外的第二及第三間隔層120、83(圖4A)(在126中)。一旦128的判定為「是」，即層形成已經完成，方法100可參照方塊B所指繼續，如回到圖1的方法10且繼續進行移除第一或第二間隔層102、120(在90中)，如圖6E和7C所顯示，以及繼續進行在94中的更進一步處理。
    或者是，如圖1方塊B所表示，且根據參照圖8流程圖所描述的方法130，在犧牲膜18在圖1的方法10的88中被移除之後，或是在圖5的方法100的128之中的「是」判定之後，第一間隔層102(或40)在134中被移除，然後則可在136中形成磊晶層138(如圖9A所顯示)。該磊晶層138可包含矽、摻雜的矽、漸變摻雜的矽、SiGe、或漸變SiGe。更加具體地來說，選擇性磊晶成長製程可包含將含矽之氣體混合物(如二氯矽烷及HCl)引進製程腔。製程腔內混合氣體的壓力(如約10毫托至約10托、或更高)、以及腔溫度(例如若是二氯矽烷及HCl，則介於約500℃和800℃間)，幫助結晶層(例如矽晶體層(如磊晶矽、摻雜的磊晶矽、SiGe、或摻雜的SiGe)選擇性成長在矽基板108上而非第二間隔層120(或80)之上。
    在完成磊晶成長後，以及如圖9B所顯示，在140中第二間隔層120(或80)被移除，使得超薄特徵142形成於磊晶層138內。此薄特徵142適合用於例如：FINFET裝置、量子電晶體、空乏電晶體、或其他相似裝置。
    儘管本發明已藉一或更多個實施例的描述來加以描繪，且該等實施例亦已相當詳細地加以描述，但此並非意欲限制或以任何方式限縮隨附之申請專利範圍之範疇。熟習該技術領域者將可輕易地構思額外優點和變更。因此本發明之廣義實施態樣並不限於該等特定細節、代表設備、方法、及描繪性例示所顯示或描述者。因此，亦可在不偏離本概括發明概念之範疇下，自如此細節做出變更。
    10‧‧‧方法
    11‧‧‧裝置
    12‧‧‧薄膜堆疊
    14‧‧‧基板
    15‧‧‧步驟
    16‧‧‧薄膜
    18‧‧‧犧牲膜
    20‧‧‧光阻層
    24‧‧‧步驟
    26‧‧‧步驟
    28‧‧‧步驟
    30‧‧‧步驟
    40‧‧‧第一間隔層
    42‧‧‧步驟
    44‧‧‧ALD系統
    46‧‧‧製程腔
    48‧‧‧基板座
    50‧‧‧上組件
    52‧‧‧材料供應系統(製程元件)
    54‧‧‧材料供應系統(製程元件)
    56‧‧‧清除氣體供應系統(製程元件)
    58‧‧‧輔助氣體供應系統(製程元件)
    60‧‧‧溫度控制系統(製程元件)
    62‧‧‧控制器
    64‧‧‧壓力控制系統
    66‧‧‧真空幫浦系統
    68‧‧‧閥
    70‧‧‧導管
    76‧‧‧水平表面
    78‧‧‧水平表面
    80‧‧‧第二間隔層
    82‧‧‧步驟
    83‧‧‧第三間隔層
    84‧‧‧步驟
    86‧‧‧步驟
    88‧‧‧步驟
    90‧‧‧步驟
    92‧‧‧步驟
    94‧‧‧步驟
    100‧‧‧方法
    102‧‧‧第一間隔層
    104‧‧‧犧牲膜
    106‧‧‧薄膜
    108‧‧‧基板
    112‧‧‧步驟
    114‧‧‧水平表面
    116‧‧‧水平表面
    118‧‧‧步驟
    120‧‧‧第二間隔層
    122‧‧‧步驟
    124‧‧‧步驟
    126‧‧‧步驟
    128‧‧‧步驟
    130‧‧‧方法
    134‧‧‧步驟
    136‧‧‧步驟
    138‧‧‧磊晶層
    140‧‧‧步驟
    142‧‧‧特徵
    該伴隨之圖示(其納入且構成部份的本說明書)，描繪本發明之實施例，且和上方本發明之概述和下方之詳述一起來解釋本發明。
    圖1是一流程圖，其根據本發明之一實施例描繪圖案化薄膜於基板上之例示方法。
    圖2A-2K根據圖1之方法示意性描繪圖案化薄膜於基板上的方法。
    圖3是用於本發明之一或更多實施例的原子層沉積系統之示意圖。
    圖4A-4B示意性描繪圖2A-2K之圖案化薄膜於基板上的一替代方法。
    圖5是一流程圖，其根據本發明之另一實施例描繪圖案化薄膜於基板上之方法。
    圖6A-6E根據圖5之一實施例示意性描繪圖案化薄膜於基板上的方法。
    圖7A-7C根據圖5之另一實施例示意性描繪圖案化薄膜於基板上的方法。
    圖8是一流程圖，其根據本發明之又另一實施例描繪圖案化薄膜於基板上之方法。
    圖9A-9B根據圖8之實施例示意性描繪圖案化薄膜於基板上的方法。
    10‧‧‧方法
    15‧‧‧步驟
    24‧‧‧步驟
    26‧‧‧步驟
    28‧‧‧步驟
    30‧‧‧步驟
    42‧‧‧步驟
    82‧‧‧步驟
    84‧‧‧步驟
    86‧‧‧步驟
    88‧‧‧步驟
    90‧‧‧步驟
    92‧‧‧步驟
    94‧‧‧步驟
    权利要求:
    Claims (22)
    [1] 一種圖案化一基板之方法，該方法包含：a)形成一犧牲膜於一基板上；b)建立一圖案於該犧牲膜內；c)循序地進行：第一，保形沉積一第一間隔層於該圖案化犧牲膜上；及第二，移除該第一間隔層的至少一水平部份，且實質上留下該第一間隔層的垂直部份；d)循序地進行：第一，保形沉積一第二間隔層於該圖案化犧牲膜及該第一間隔層的留存部份上；及第二，移除該第二間隔層的至少一水平部份，且實質上留下該第二間隔層的垂直部份；e)可選地重複c)和d)一或更多次；f)可選地重複c)；及g)移除該第一或第二間隔層其中之一，且實質上留下該第一或第二間隔層所留存者的垂直部份。
    [2] 如申請專利範圍第1項之圖案化一基板之方法，更包含：在保形沉積該第二間隔層前，移除該犧牲膜。
    [3] 如申請專利範圍第1項之圖案化一基板之方法，更包含：在移除該第一或第二間隔層其中之一前，移除該犧牲膜。
    [4] 如申請專利範圍第1項之圖案化一基板之方法，其中建立一圖案於該犧牲膜內之步驟更包含：沉積、成像、和顯影一光阻層；根據該成像光阻層蝕刻該犧牲膜；及移除該光阻層。
    [5] 如申請專利範圍第1項之圖案化一基板之方法，其中保形沉積該第一間隔層之步驟包含：一化學蒸氣沉積製程、一電漿增強化學蒸氣沉積製程、一原子層沉積製程、或一電漿增強原子層沉積製程。
    [6] 如申請專利範圍第5項之圖案化一基板之方法，其中該第一間隔層包含二氧化矽、氮化矽、或高K材料。
    [7] 如申請專利範圍第1項之圖案化一基板之方法，其中保形沉積該第二間隔層之步驟包含：一原子層沉積製程、或一電漿增強原子層沉積製程。
    [8] 如申請專利範圍第7項之圖案化一基板之方法，其中該第二間隔層包含氮化矽、氧化矽、或高K材料。
    [9] 如申請專利範圍第1項之圖案化一基板之方法，其中移除該第一和第二間隔層的至少一水平部份之步驟，包含移除該犧牲膜的一頂表面上的一水平部份。
    [10] 如申請專利範圍第9項之圖案化一基板之方法，其中移除該犧牲膜的該頂表面上的該水平部份之步驟更包含一平坦化製程。
    [11] 如申請專利範圍第1項之圖案化一基板之方法，其中移除該第一和第二間隔層的至少一水平部份之步驟，包含移除該犧牲膜的一頂表面上的一水平部份以及該基板的一頂表面上的一水平部份。
    [12] 如申請專利範圍第11項之圖案化一基板之方法，其中移除該犧牲膜和該基板的該頂表面上的該水平部份之步驟更包含一蝕刻製程。
    [13] 如申請專利範圍第1項之圖案化一基板之方法，其中一薄膜形成於該基板和該犧牲膜間，該方法更包含：h)使用該第一或第二間隔層所留存者的該垂直部份作為一遮罩以蝕刻該薄膜。
    [14] 如申請專利範圍第1項之圖案化一基板之方法，更包含：h)選擇性形成一磊晶層於該基板上；以及i)移除該第一或第二間隔層所留存者的該垂直部份，以形成至少一特徵於該磊晶層內。
    [15] 一種圖案化一基板的方法，該方法包含：a)形成一犧牲膜於一基板上；b)建立一圖案於該犧牲膜內；c)循序地進行：第一，保形沉積一第一間隔層於該基板及該圖案化第一犧牲膜上；及第二，移除該第一間隔層的至少一水平部份，且實質上留下該第一間隔層的垂直部份；d)移除該犧牲膜不被該第一間隔層的留存部份所覆蓋之部份。e)循序地進行：第一，保形沉積一第二間隔層於該犧牲膜的留存部份及該第一間隔層圖案的留存部份上；及第二，移除該第二間隔層的至少一水平部份，且實質上留下該第二間隔層的垂直部份；f)循序地進行：第一，保形沉積一第三間隔層於該第一間隔層的留存部份、該第二間隔層的留存部份、及該犧牲膜的留存部份上；及第二，移除該第三間隔層的至少一水平部份，且實質上留下該第三間隔層的垂直部份；g)可選地重複e)和f)一或更多次；h)可選地重複e)；及i)移除該第一及第三間隔層不被該第二間隔層所覆蓋之部份。
    [16] 如申請專利範圍第15項之圖案化一基板之方法，其中該保形沉積該第一間隔層之步驟包含：一化學蒸氣沉積製程、一電漿增強化學蒸氣沉積製程、一原子層沉積製程、或一電漿增強原子層沉積製程。
    [17] 如申請專利範圍第15項之圖案化一基板之方法，其中保形沉積該第二或第三間隔層之步驟，包含一原子層沉積製程、或一電漿增強原子層沉積製程。
    [18] 如申請專利範圍第15項之圖案化一基板之方法，更包含：h)選擇性形成一磊晶層於該基板上；以及i)移除該第二間隔層以形成至少一特徵於該磊晶層內。
    [19] 如申請專利範圍第15項之圖案化一基板之方法，其中該第一間隔層和該第三間隔層包含相同間隔材料。
    [20] 如申請專利範圍第15項之圖案化一基板之方法，其中該第一間隔層有一第一厚度，該第二間隔層有一第二厚度，以及該第三間隔層有一第三厚度，該第一厚度大於該第二及第三厚度。
    [21] 一種圖案化一基板之方法，該方法包含：a)形成一犧牲膜於一基板上；b)建立一圖案於該犧牲膜內；c)循序地進行：第一，保形沉積一第一間隔層於該圖案化犧牲膜上：及第二，移除該第一間隔層的至少一水平部份，且實質上留下該第一間隔層的垂直部份；d)循序地進行：第一，保形沉積一第二間隔層於該圖案化犧牲膜及該第一間隔層的留存部份上；及第二，移除該第二間隔層的至少一水平部份，且實質上留下該第二間隔層的垂直部份；e)可選地重複c)和d)一或更多次；f)可選地重複c)；以及g)移除該犧牲膜；h)移除該第一或第二間隔層其中之一；i)選擇性形成一磊晶層於該基板上；及j)移除該第一及第二間隔層所留存者，以形成至少一特徵於該磊晶層。
    [22] 如申請專利範圍第21項之方法，其中該磊晶層包含矽、摻雜的矽、漸變矽、SiGe、或漸變SiGe。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI527102B|2016-03-21|由交替之原子層沉積製程形成之多層圖案
    KR102022158B1|2019-09-17|셀프얼라인된 스페이서의 형성
    US20090311634A1|2009-12-17|Method of double patterning using sacrificial structure
    US8202803B2|2012-06-19|Method to remove capping layer of insulation dielectric in interconnect structures
    US7432191B1|2008-10-07|Method of forming a dual damascene structure utilizing a developable anti-reflective coating
    US8173357B2|2012-05-08|Method of forming etching mask, etching method using the etching mask, and method of fabricating semiconductor device including the etching method
    TWI479565B|2015-04-01|The formation of fine graphics
    JP2009016788A|2009-01-22|半導体素子の微細パターン形成方法
    US7901869B2|2011-03-08|Double patterning with a double layer cap on carbonaceous hardmask
    WO2012048108A2|2012-04-12|Radiation patternable cvd film
    US20040185674A1|2004-09-23|Nitrogen-free hard mask over low K dielectric
    US8080473B2|2011-12-20|Method for metallizing a pattern in a dielectric film
    US7935640B2|2011-05-03|Method for forming a damascene structure
    US7947609B2|2011-05-24|Method for etching low-k material using an oxide hard mask
    TWI397108B|2013-05-21|可顯影之抗反射塗層的雙重圖形化方法
    US7767386B2|2010-08-03|Method of patterning an organic planarization layer
    US20080073321A1|2008-03-27|Method of patterning an anti-reflective coating by partial etching
    US7932017B2|2011-04-26|Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
    US20080076075A1|2008-03-27|Method for double patterning a thin film
    KR20190002269A|2019-01-08|고 종횡비 갭 충전
    US20080305637A1|2008-12-11|Method for forming fine pattern of semiconductor device
    US20080076069A1|2008-03-27|Method of patterning an anti-reflective coating by partial developing
    US7858293B2|2010-12-28|Method for double imaging a developable anti-reflective coating
    JP2000305273A|2000-11-02|遠紫外線ドライフォトリソグラフィー
    同族专利:
    公开号 | 公开日
    US8809169B2|2014-08-19|
    TWI527102B|2016-03-21|
    WO2013048769A1|2013-04-04|
    KR20140069326A|2014-06-09|
    US20130084688A1|2013-04-04|
    KR101607037B1|2016-03-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN108183071A|2016-11-11|2018-06-19|朗姆研究公司|采用ald填隙间隔物掩模的自对准多重图案化处理流程|US6063688A|1997-09-29|2000-05-16|Intel Corporation|Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition|
    US20040175893A1|2003-03-07|2004-09-09|Applied Materials, Inc.|Apparatuses and methods for forming a substantially facet-free epitaxial film|
    US6943077B2|2003-04-07|2005-09-13|Taiwan Semiconductor Manufacturing Co., Ltd.|Selective spacer layer deposition method for forming spacers with different widths|
    US7390746B2|2005-03-15|2008-06-24|Micron Technology, Inc.|Multiple deposition for integration of spacers in pitch multiplication process|
    US7807575B2|2006-11-29|2010-10-05|Micron Technology, Inc.|Methods to reduce the critical dimension of semiconductor devices|
    WO2008149989A1|2007-06-08|2008-12-11|Tokyo Electron Limited|パターニング方法|
    US7718529B2|2007-07-17|2010-05-18|Globalfoundries Inc.|Inverse self-aligned spacer lithography|
    US7879728B2|2008-01-23|2011-02-01|International Business Machines Corporation|Sub-lithographic printing method|
    US20090311634A1|2008-06-11|2009-12-17|Tokyo Electron Limited|Method of double patterning using sacrificial structure|
    US8268727B2|2009-04-20|2012-09-18|GlobalFoundries, Inc.|Methods for fabricating FinFET semiconductor devices using planarized spacers|US9257274B2|2010-04-15|2016-02-09|Lam Research Corporation|Gapfill of variable aspect ratio features with a composite PEALD and PECVD method|
    US9997357B2|2010-04-15|2018-06-12|Lam Research Corporation|Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors|
    US8637411B2|2010-04-15|2014-01-28|Novellus Systems, Inc.|Plasma activated conformal dielectric film deposition|
    US9892917B2|2010-04-15|2018-02-13|Lam Research Corporation|Plasma assisted atomic layer deposition of multi-layer films for patterning applications|
    US8716133B2|2012-08-23|2014-05-06|International Business Machines Corporation|Three photomask sidewall image transfer method|
    SG2013083654A|2012-11-08|2014-06-27|Novellus Systems Inc|Methods for depositing films on sensitive substrates|
    US20140131308A1|2012-11-14|2014-05-15|Roman Gouk|Pattern fortification for hdd bit patterned media pattern transfer|
    CN103855009B|2012-11-30|2017-06-13|中国科学院微电子研究所|鳍结构制造方法|
    US8828839B2|2013-01-29|2014-09-09|GlobalFoundries, Inc.|Methods for fabricating electrically-isolated finFET semiconductor devices|
    US20150132959A1|2013-11-08|2015-05-14|Leonard TEDESCHI|Pattern formation and transfer directly on silicon based films|
    US9373500B2|2014-02-21|2016-06-21|Lam Research Corporation|Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications|
    US9406522B2|2014-07-24|2016-08-02|Applied Materials, Inc.|Single platform, multiple cycle spacer deposition and etch|
    US9564312B2|2014-11-24|2017-02-07|Lam Research Corporation|Selective inhibition in atomic layer deposition of silicon-containing films|
    US9786503B2|2015-04-08|2017-10-10|Tokyo Electron Limited|Method for increasing pattern density in self-aligned patterning schemes without using hard masks|
    KR102170701B1|2015-04-15|2020-10-27|삼성전자주식회사|반도체 장치 제조 방법|
    US20170059758A1|2015-08-24|2017-03-02|Moxtek, Inc.|Small-Pitch Wire Grid Polarizer|
    US9748110B2|2015-09-03|2017-08-29|Tokyo Electron Limited|Method and system for selective spacer etch for multi-patterning schemes|
    US9601693B1|2015-09-24|2017-03-21|Lam Research Corporation|Method for encapsulating a chalcogenide material|
    KR20180104765A|2016-02-12|2018-09-21|도쿄엘렉트론가부시키가이샤|일괄 처리 시스템에서의 다중막 퇴적 및 에칭을 위한 방법 및 장치|
    US10483109B2|2016-04-12|2019-11-19|Tokyo Electron Limited|Self-aligned spacer formation|
    JP6928810B2|2016-05-29|2021-09-01|東京エレクトロン株式会社|側壁イメージ転写の方法|
    US9773643B1|2016-06-30|2017-09-26|Lam Research Corporation|Apparatus and method for deposition and etch in gap fill|
    US10062563B2|2016-07-01|2018-08-28|Lam Research Corporation|Selective atomic layer deposition with post-dose treatment|
    US10629435B2|2016-07-29|2020-04-21|Lam Research Corporation|Doped ALD films for semiconductor patterning applications|
    US10037884B2|2016-08-31|2018-07-31|Lam Research Corporation|Selective atomic layer deposition for gapfill using sacrificial underlayer|
    US10074543B2|2016-08-31|2018-09-11|Lam Research Corporation|High dry etch rate materials for semiconductor patterning applications|
    US9726634B1|2016-10-03|2017-08-08|International Business Machines Corporation|Superhydrophobic electrode and biosensing device using the same|
    US10454029B2|2016-11-11|2019-10-22|Lam Research Corporation|Method for reducing the wet etch rate of a sin film without damaging the underlying substrate|
    US10134579B2|2016-11-14|2018-11-20|Lam Research Corporation|Method for high modulus ALD SiO2 spacer|
    US20180323061A1|2017-05-03|2018-11-08|Tokyo Electron Limited|Self-Aligned Triple Patterning Process Utilizing Organic Spacers|
    JP2020529736A|2017-08-04|2020-10-08|ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ|水平表面上におけるＳｉＮの選択的堆積|
    US10763108B2|2017-08-18|2020-09-01|Lam Research Corporation|Geometrically selective deposition of a dielectric film|
    US10269559B2|2017-09-13|2019-04-23|Lam Research Corporation|Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer|
    US20190189447A1|2017-12-19|2019-06-20|Lam Research Corporation|Method for forming square spacers|
    US10643846B2|2018-06-28|2020-05-05|Lam Research Corporation|Selective growth of metal-containing hardmask thin films|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/250,937|US8809169B2|2011-09-30|2011-09-30|Multi-layer pattern for alternate ALD processes|
    [返回顶部]